出一种基于环形谐振器调制器的光学引擎架构，以解决共封装光学应用的容量需求。展示了核心100Gb/s发射器单元的系统性能，并展示了使用8个波长在单根光纤上的800 Gb/s传输。（IPC 2020）

第二节    光学引擎架构

图1显示了基于环形谐振器的3.2Tb/s光学引擎的建议概念。环形谐振器调制器为高密度应用提供了许多优势。首先，它的占地面积非常小，小于0.01mm^2。因此，结电容小于100 fF。调制器可以作为集总元件来驱动，从而简化了驱动器架构并限制了功耗。其次，环形谐振器调制器是波长选择的，允许使用波分复用（WDM）方案的体系结构，每个光纤对具有多个通道（波长）。与多波长激光器（例如量子点激光器）结合使用，可将TB容量光学引擎所需的光纤和激光器数量减少到实用水平。

光学引擎的制造必须具有很高的良率，才能满足TB级别的成本目标。这需要通过铜柱互连，光纤的无源对准和晶圆级激光附着进行2.5D或3D集成。

图1-a）用于具有51.2 T开关ASIC的共封装应用中的3.2 Tb/s光学引擎的建议架构，由基于环的100G调制器和接收器单元构成，并具有边缘耦合光纤阵列；b）100G调制器单元的SEM，位于150μm间距的Cu柱之间。

图2-a）由驱动器IC和SiP芯片组成的800G发射机的框图，以及梳状输入频谱和调制输出频谱；b）环形谐振调制器的消光比与插入损耗的关系，突出显示了插入损耗为6dB时的工作点；c）在最佳工作点处的100 Gb/s PAM-4眼图，已捕获且在Rx处施加了5抽头FFE。

第三节   800 Gb/s传输器性能

为了演示50 Gbaud发射机单元的性能，制作了一个800 Gb/s发射机演示，如图2所示。它由8个通道组成，这些通道由100 Gb/s PAM-4调制，并以WDM配置发射到单根光纤中。调制器包含两个相移段，它们具有2：1的环覆盖率。较长的段使用最高有效位（MSB）进行编码，较短的段使用同步的最低有效位（LSB）进行编码，以使组合的光调制为PAM-4格式。每个段均由一个22 nm CMOS的3.2 V摆幅50Gb/s NRZ驱动器IC驱动。

硅光子管芯由公共边缘面上的输入和输出边缘耦合器形成，并通过单个总线波导连接在管芯上。八个环形调制器在总线波导上串行定向，每个调制器均由热调谐器控制。外部量子点激光源提供了以100 GHz间隔的8个C波段波长的输入梳。如图2a所示，将每个环形调制器热调谐到单独的波长。

硅光子管芯和驱动器IC均具有150um间距的铜柱阵列，并倒装芯片安装在335 um厚的有机中介层上。MSB和LSB驱动器位于环形调制器的正上方，直接通过中介层中的过孔互连。

驱动器IC包含用于每个通道的内部PRBS发生器，需要28 GHz外部时钟输入。因此，发射器不需要RF输入波形，从而形成了独立的发射器组件。

每个通道的插入损耗为6 dB，消光比为5dB，如图2b所示。这是模拟的工作点，可提供-4.2 dBm（相对于0 dBm输入）的最大光调制幅度（OMA）和0.95 dB的TDECQ。还显示了此状态的原始眼图。请注意，驱动器IC内部没有Tx预加重，电平设置或FFE。在TDECQ计算中添加5个抽头的RxFFE会产生一个开放且均匀的眼图。

每个100 Gb/s的通道平均耗散2.25pj/bit的电能，并占用0.27 mm^2的面积。不考虑边缘光纤耦合所需的裸片面积，这提供了370 Gb/mm^2的带宽密度。

第四节    结论

提出了一种光学引擎架构，能够解决未来十年数据中心连接性和存储面临的高密度光学互连挑战。该基于环形谐振器的平台通过使用具有单光纤输出的800 Gb/s PAM-4发射机进行了演示，该发射机在C频段工作，能耗为2.25 pJ/bit。